This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19) Korean Industrial Property Office (KR)

(12) REGISTRATION PATENT GAZETTE (B1)

(11) Registration No.: 10-0234361

(24) Registration Date: 16 September 1999-(21) Application No.: 10-1996-0021856

(22) Application Date: 17 June 1996(65) Publication No.: P1998-0006321

(43) Publication Date: 30 March 1998

(73) Applicant: Samsung Electronics Co., Ltd. Jong-yong Yun

416 Maetan 3-dong, Paldal-ku, Suwon-city, Kyunggi-do, Rep. of Korea

(72) Inventor: Chang-seok Kang

103-904, Hyundai Apt., 810-1, Maetan-dong, Paldal-ku,

Suwon-city, Kyunggi-do, Rep. of Korea

(74) Attorney: Min-sik Noh, Youn-pil Lee, Sang-bin Jung

Examiner: Yang-whan Shin

Title of the Invention:

Semiconductor Memory Device Having Ferroelectric Capacitor and Manufacturing Method thereof

Abstract:

A semiconductor memory device having a ferroelectric capacitor and a manufacturing method thereof is described.

The semiconductor memory device includes a lower electrode formed on a semiconductor substrate, a dielectric layer formed on the lower electrode, an upper electrode formed on the dielectric layer and a first material layer formed of a semiconductor and/or an insulator on the upper electrode.

Accordingly, since a semiconductor layer or a resistor layer is formed on the upper layer of a capacitor, the semiconductor layer or the resistance layer can be used as a resistance layer of a peripheral circuit area without degrading the characteristics of the capacitor, the bonding characteristic between the upper electrode and an interconnection layer can be improved, and the bonding characteristic between a platinum (Pt) layer of the upper electrode and a ferroelectric layer can be improved.

**************************************			(1) (1) (1) (1) (1) (1) (1) (1) (1) (1)
(19) 대한민국특허청(KR)	• • •	
:	(12) 등록특허광보(B1)		: 11 E.

(51) olnt. Cl. 6		[[[[] 등록번호	10-0234361
H01L 27 /108		(24) 등록일자	1999년09월 16일
(21) 출원번호	10-1996-0021856	(65) 공개번호	馬 1998-0006312
(22) 출원일자	1996년 06월 17일	(43) 공개일자	1998년03월30일
(73) 특허권자	삼성전자주식회사 윤종	_	
(72) 발명자	경기도 수원시 팔달구 메틴 강창석 경기도 수원시 팔달구 메틴	관3동 416 관동 810-1번지 현대아파트 103동	등 904호
(74) 대리인	노민식, 이영필, 정상빈		. •
십사관 : 신양환			

요약


강유전체 캐패시터를 구비하는 반도체 메모리장치 및 그 제조방법에 대해 기재되어 있다.


(54) 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법

이는. <u>반도체기판 상에 형성된/하부전국. 하부전국 상에 형성된 유전체막/</u>. 유전체막 상에 <u>형성된 상부전국/및 심부전국</u> 상에 반도체 및/또는 절연체로 이루어전 제1물질층을 구비하는 것을 특징으로 한다.

따라서, 캐페시터의 상부전국 위에 반도체충 또는 저항체충을 삽입함으로써, 캐패시터 특성의 열화없이 반도체충 또는 저항체충을 주변회로 영역의 저항충으로 사용할 수 있고, 상부전국과 배선충의 접착특성을 향상시킬 수 있으며, 상부전국인 백급(P1)충과/강유전체막 사이의/접착특성을 향상시킬 수 있다.

UHS





강유전체 캐패시터를 구비하는 반도체 메모리장치 및 그 제조방법

[도면의 간단한 설명]

제1도는 종래의 일 방법에 의한 강유전체 캐패시터의 전극 형성방법을 설명하기 위한 단면도이다.

제2도는 종래의 다른 방법에 의한 강유전체 캐패시터의 형성방병을 설명하기 위한 단면도이다.

제3a도 및 제3b도는 종래의 또다른 방법에 의한 강유전체 캐패시터의 제조방법을 설명하기 위한 단면도들이다.

제4도는 본 발명에 의한 강유전체 캐패서터를 구비하는 반도체 메모리장치의 단면을 도시한 것이다.

제5a도 내지 제5g도는 본 발명의 제1 실시예에 의한 반도체 메모라장치의 제조방법을 설명하기 위하여 공정 수순에 따라 도시한 단면도들이다.

제6도는 본 발명의 제2 실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도이다.

제7도는 본 발명의 제3 실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도이다.

[발명의 상세한 설명]

본 발명은 반도체 메모리장치 및 그 제조방법에 관한 것으로, 특히 강유전체를 유전체막으로 사용하는 광유전체 캐패시터 를 구비하는 반도체 메모리장치 및 그 제조방법에 관한 것이다.

일반적으로 반도체 메모리장치, 예컨대 디램(Dynamic Random Access Memory : 이하 DRAM으로 청합)은 基本도의 증가와 더불어 단위 셀의 면적이 급속하게 감소하고 있다. 메모리 셀 면적의 감소에 따른 셀 커로 보조는 라고는 DRAM의 집적도 증가에 심각한 장애요인이 되는데, 셀 캐패시턴스의 감소는 메모리 셀의 독충등력을 자하기원고, 소프트 에러(soft error)율을 증가서킬 뿐만 아니라. 저전암에서의 소자동작을 어렵게 하여 소자동작시 전력소모를 가다하게 한다. 따라서, 메모리 셀의 동작특성을 저하시키지 않을 정도의 충분한 셀 캐패시턴스의 확보가 요구된다.

제한된 셀 면적에서 메모리 셀의 캐패시턴스를 증가시키가 위한 많은 방법률이 제안되고 요는데, 통한 다음의 세가지로 나뉘어진다. 즉, 한 유전체막을 박막화하는 방법, ⑤ 캐패시턴의 유효면적을 증가시키는 말법 3 요청선수가 큰 물질을 유전체막으로 사용하는 방법 등이다. 이중 첫 번째 방법, 즉 유전체막의 두께를 100Å(한국 방약한하는 경우에는, 파울 러-노드하임 전류(Fowler-Nodhein current)에 의해 소자의 신뢰성이 저하되므로, 대용량 어모리장치에 적용하기가 어렵다 는 단점이 있다. 두 번째 방법, 즉 캐패시턴의 구조를 입체화하는 방법은 3차원구조의 캐패시턴를 제조하기 위한 복잡한 공정이 수반되고, 이에 따라 제조단가의 상승을 피할 수 없는 단점이 있다.

이에 따라, 최근에는 세 번째 방법인 유전율이 큰 메로브스카이트(Perovskite) 구조의 선화물도 (타이는 유전체(이하, "강유전체"라 통칭함), 예를 들어 피, 지, 티,(PZT): PbZrTiQ) 또는 비, 예스, 티(BST), EaStTip) 계약 시 경유전체를 사용하여 유전체막을 형성하는 방법들이 제인되고 있다. 장기 강유전체는 가존의 유전체막() 등 사용되는 구리콘산화막, 실리콘질화막 또는 산화탄탈룡(TaO) 막과는 물리 자발분극 현상을 가지며, 벌크(bulk) 소년에서 시에 1,000정도의 높은 유전장수를 갖는다. 이러한 강유전체를 유전체막으로 사용하는 경우, 장기 유전체막을 500시 여성과 되체로 형성하더라도 등가 산화막 두께(equivalent oxide thickness)를 10시 이하로 박막화할 수 있다는 장점이 있다.

한편, 강유전체를 캐패시터의 유전체막으로 사용하기 위해서는 전국물질이 중요한데, 강요전체 프레시터의 전국물질로서 는, ① 전국 위에서 페로보스카이트 구조의 막질의 형성이 가능할 것, ② 전국과 강유전체막의 계연에서의 저유전체막의

생성이 없을 것, ③ 실리콘 또는 강유전체의 구성원자들의 상<mark>호</mark>환산이 일어나지 않을 것, 그리고 ④ 전국의 패터닝이 쉬 물건 등의 조건을 갖추어야 한다. 현재 강유전체를 유전체학으로 사용하는 메모리소자의 전국으로서는 내 산화성이면서 고전도성 물질인 백금(Pt : Platinum), 루테늄(Ru : Ruthenium) 이라듐(Tr : tridium) 등의 귀금속류와, 산회이리듐(IrO) 또는 산화루테늄(RuQ) 등의 전도성 산화물이 연구되고 있다.

한편, 산화막/질화막/산화막(Oxide/Nitride/Oxide: 이하 ONO라 칭함) 구조의 막을 유전체막으로 사용하고 폴리실리콘을 전극으로 사용하는 통상의 캐패시터에서는 캐패시터의 상부전극을 주변회로 영역의 저항층으로 사용하고 있다. 그러나, 상기한 귀금속류 및 그 산화물을 캐패시터의 상부전극으로 사용하는 강유전체 캐패시터의 경우에는 캐패시터의 상부전극 을 주변회로 영역의 저항층으로 사용하는 것이 불가능하다.

일반적으로, 메모리소자에 사용되는 저항층은 주변화로 영역의 회로에 사용되는데, 주로 전압발생기(voltage generator)용, 알 씨 달레이(RC delay)용으로 사용되며, 최대 수 욘 정도의 저항값이 요구된다. 이러한 주변화로 영역의 저항층은 저항값(resistance)이 작은 경우에는 셀 영역의 게이트전국용 폴리실리콘을 이용해서 형성하고, 저항값이 큰 경우에는 캐 패시터의 상부전국용 폴리실리콘을 사용하여 형성하고 있다. 그러나, 메모리소자가 수 기가(G) 급 이상으로 고집적화되면 이러한 저항층 형성방법이 한계에 이르게 된다. 그 이유는, 수 기가(G)급 이상의 고집적화된 메모리소자에는 BST 또는 PZT와 같은 강유전체가 캐패시터의 유전체막으로 사용되고, 이러한 강유전체가 사용되는 캐패시터의 전국으로는 백공(Pt), 루테늄(Ru), 이리튬(Ir) 등의 귀급속휴와 산화여러듐(IrC) 또는 산화루테늄(RuQ) 등의 전도성 산화물이 사용되기 때문에 충분한 저항값을 얻기 어렵다. 또한, 여러한 고집적 메모리소자의 게이트전국 구조로는 탕소텐 실리사이드(WSi) 폴리실라콘 또는 티타늄 실리사이드(Tisi) 옮기려라면 된 저저항 구조가 사용되기 때문에, 충분한 저항값을 얻기 어렵다.


다음의 〈표 1〉은 강유전체 캐패시터의 전공원들을 타입되고 해가고 등에 가면 물질의 면저항(sheet resistance)을 다음의 각표 1 : 에 나타내었다.

[.H 1]

전 극 물 질 (1500Å)	면저항(요/급)	게이트 물질 (1500Å)	면저항(요/□)
백금(Pt)	0 71	WSi/poly-Si	6 - 7
이리듐([r)	0 34	TiSi/poly-Si	2 - 3
루테늄(Ru)	0 49	poly-Si-	≒ 100

상기 표 1에 나타난 바와 같이, 저저항 고조와 用戶戶 또는 강유전체의 상부전국으로 사용되는 백금(Pt)계의 금속류들은 비저항이 너무 낮기 때문에, 이들 물질을 취면지도 된 다른 저항층으로 사용할 경우, 저항의 길이가 면저항에 반비례하여 길어지게 되므로, 집적화에 장애가 된다. 로토 사는 그는 사항을 만들고자 할 때 ONO 유전체막의 상부전국으로 사용되는 연저항 100호/미인 폴리실리콘을 서울파트 그는 사용하지만, 면저항이 2호/미인 WSI/ 폴리실리콘을 서울파 경우에는 500㎞의 길이가 필요하므로, 저항 그 그는 그는 그는 많은 부분을 차지하게 된다. 또한, 강유전체의 상투전국으로 백금(Pt) 등을 사용할 경우에도 상겨와 그 그는 그는 배패시터의 상부전국을 주변회로 영역의 저항으로 사용하는 것이 물기능하게 된다.

다음에, 제 1 도 내지 제 3b 도를 참조하여 취 하 . 하 그 관유전체 캐패시터의 제조방법을 간략하게 설명하기로 한다. 제 1 도는 종래의 일 방법에 의한 강유전체 하파되면의 전국 형성방법을 설명하기 위한 단면도로서, 마쯔비소



(Mitsubishi) 사(社)에서 1994년 VLSI Technology Digest of Technology papers ; pp. 149-150에 발표한 논문을 참조한 것 이다는 현물을 보고 교육을 보고 있다.

제 1 도에 의하면, 백금(2)/ BST(4)/ 백금(6) 구조의 캐패시터 구조를 채택하고 있다. 그러나, 상기한 바와 같이 백금(Pt)은 비저항이 낮기 때문에 이 구조로는 상부전극(6)을 주변회로 영역의 저항층으로 사용하는 것이 불가능할 뿐만아니라. 상부전극인 백금(6)과 그 상부에 형성되는 배선층인 알루미늄(AI : 8) 막 사이의 접착(adhesion) 특성이 나쁜 단점이었다.

제 2 도는 종래의 다른 방법에 의한 강유전체 캐패시터의 형성방법을 설명하기 위한 단면도로서, 미국 특허 제 5,005.012 호를 참조한 것이다.

여기서는 상부전극을 다층으로 형성하는 방법을 제시하고 있는데, 도시된 바와 같이, 상부전극(16)과 배선 금속층(18) 사이에 도전성 장벽층(17)을 개재하고 있다. 이 구조는 제 1 도의 구조에 비해 접착특성이 개선되는 효과는 있지만, 캐패시터의 상부전극을 주변회로 영역의 저항층으로 사용할 수 없는 단점이 있다. 미설명된 도면부호 12는 하부전극, 13은 상기하부전극(12)과 유전체막(14) 사이의 접착성을 좋게 하고, 상호 반응을 막기 위한 접착 장벽층, 14는 유전체막을 나타낸다.

면 3a 도는 종래의 또다른 방법에 의한 강유전체 캐패시터의 제조방법을 설명하기 위한 단면도로서, 일본특허 출원번호 (2007) 12505/호를 참조한 것이다. 백금층(3)과 배선 금속층인 알루미늄층(38) 사이에 티타늄 나이트라이드(TIN), 텅스텐트 * (FEMICTUN)과 같은 고융점 금속층(37a)을 삽입하여 알루미늄(AT)과 백금(Pt)의 상호 확산을 방지하도록 되어 있다. 미설 단체 되면부호 32는 하부전국, 34는 유전체막을 나타낸다.

는 B. 또는 총래의 또다른 방법에 의한 강유전체 캐패시터의 제조방법을 설명하기위한 단면도로서, 미국특허 4.982.309호 용 추진한 것이다. 도전성 산화물 전극(36)과 금속 배선총(38) 사이에 루테늄(Ru), 이리튬(fr)과 같은 귀금속으로 이루어 는 단병총(37b)의 ដ입되어 있다. 미설명된 도면부호 32는 하부전극, 34는 유전체막을 나타낸다.

가 3a 되와 제 3b 도를 참조하면, 제 1 도 및 제 2 도의 경우와 마찬가지로 캐패시터의 상부전국을 주변화로 영역의 1 한흥 및 가용하면 것이 불가능하다. 또한, 제 3a 도의 경우, 백금(36) 및 고용점 금속층(37b)으로 이루어진 상부전국을 기본 위에 덮힌 보론-인을 함유하는 실리콘막(Borophosporous Silicate Glass : 이하 BPSG 라 청항) 또는 도우프되지 물과 물리콘택(Undoped Silicate Glass : 이하 USG라 청항)과 같은 실리콘산화물을 기본으로 하는 충간절연막(도시되지 나는). 점촉하게 된다. 따라서, 캐패시터 형성 후 600℃ 이상의 열처리에 의해 BPSG와 TiN이 반응을 일으키면서 스트레스를 보발하여 캐래시터의 특성이 열화되는 문제점이 있다. 이와 같이 캐패시터 형성후 열처리에 의해 BPSG와 TiN이 반응 보고 보다 가는 특성이 저하되는 문제는 1993년 IEDM의 53~56 페이지에 잘 나타나 있다.

사 본 <u>발명의</u> 목적은 상부전극과 총간절연및 사이의 스트레스를 줄여 캐패시터의 특성<u>이 열화되는 것을 방지할 수 있고</u> 바 성부선극총을 주변화로 영역의 저항총으로 <u>사용할 수 있고</u>, 상부전극과 배선총 사이의 접<u>착특성이 우수한 반도체</u> 교도하장자를 제공함에 있다.

된 緊명인 다른 목적은 상기 반도체 메모리장치의 적합한 제조방법을 제공함에 있다.

 및 상기 독변회로 영역의 반도체기판 상에 반도체 및/또는 절연체로 형성닭이, 상기 상부전국과 충간절연막 사이의 소트 레스를 역체하고 주변회로 영역의 저항층으로 사용되는 제1 물질층 : 상계 제1 물절층 상에 형성되고, 콘택홀이 형성된 충간절연막 상에 형성되고, 상기 강유전체 캐패시터의 상부전국과 전기적으로 접속된 배선층을 구

상기 <u>상부전극 및 하부전극은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 팔라튬(Pd), 오스뮴(Os) 등의 금속과, 산화이리듐(IrO)</u>), 산화백금(platinium oxide), 산화오스뮴(Osmium oxide), 산화인듐(Indium oxide), 인듐주석산화물(Indium Tin Oxide) 1TO) 또는 산화레테늄(RuQ) 등의 전도성 산화물로 구성된 그룹에서 선택된 어느 하나 이상의 물질로 구성되는 것이 바람작하다.

비하는 것을 특징으로 한다.

상기 <u>유전체막은 상</u>기 페로프스카이트 구조의 산화물은 피.지.티(PZT). 납-티타늄 산화물(PbTid), 납-란탄-티타늄 산화물(PbLaTiQ), 비룜-티타늄 산화물(BaTiQ), 비스무스-티타늄 산화물(BiTiQ), 스트론튬-비스무스-탄탈륨 산화물(SrBiTa, Q₀), 비.에스.티(BST : BaSrTiQ) 및 에스.티.오(STO : SrTiQ)와 같은 페로프스카이트 구조의 산화물과, 비스무스-티타늄 산화물(Bi,Ti_QQ₁) 및 스트론튬-비스무스-탄탈륨 산화물(SrBiTa,Q₂)로 구성된 그룹에서 선택된 어느 하나로 이루어진다.

상기 제1 물질층은 5~500夕/cm의 면저항을 갖는 물질층으로서, 예를 들어 폴리실리콘, 텅스텐 실리사이드(WSi), 실리콘 나이트라이드(SiN) 및 산화알루미늄(AļQ,)으로 구성된 그룹에서 선택된 어느 하나로 이루어진다.

상기 <u>제1 물질</u>충 상에 상기 제1 물질층과 배선층 사이의 반응을 방지하기 위한 제1 장벽층과, 상기 제1 <u>장벽층 상에 배현층을 더 구비하는 것이</u> 바람직하며, 상기 제1 장벽층이 티티늄(Ti/ 티타늄 나이트라이드(TiN)의 이중막, 이리튬(Ir) <u>및</u> 산화이리듐(IrQ) 중의 어느 하나로 이루어진 것이 더욱 바람직하다.

또한, 싱기 상부전극과 제1 물질층 사이에, 상기 상부전극과 제1 물질층의 상호 반응을 방지하기 위한 제2 장벽층을 더 구비할 수도 있다.


상기 다른 목적을 달성하기 위하여 본 발명에 따른 반도체 메모리장치의 제조 방법은, 메모리셀 영역과 주변회로 영역된 포함하는 반도체기판 상의 메모리셀 영역에 캐패시터의 하부전극을 형성하는 단계 : 상기 하부전극 상에 유전체막을 형성하는 단계 : 상기 유전체막 상에 상부전극용 도전층을 형성하는 단계 : 상기 상부전극용 도전층 및 유전체막을 패터닝한는 단계 : 결과물 상에 반도체 및/또는 절연체로 이루어진 제1 물질층을 형성한 후 패터닝하여 메모리셀 영역에서는 상투 전극과 총간절연막 사이의 스트레스를 억제하는 장벽층으로 사용되고, 주변회로 영역에서는 저항층으로 사용되는 제1 표질층 패턴을 형성하는 단계 : 결과물 상에 총간절연막을 형성한 후, 패터닝하여 배선층과 상부전극을 연결하는 콘택출을 형성하는 단계 : 및 상기 상부전극과 전기적으로 접속된 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 상부전국 및 하부전국은 백금(Pt), 루테늄(Ru), 이리튬(Tr), 팔리튬(Pd), 오스뮴(Os) 등의 금속과, 산화이라편(Trò), 산화백금(platinium oxide), 산화오스뮴(Osmium oxide), 산회인듐(Indium oxide), 인듐주석산화물(Indium Tin Oxide), ITO) 또는 산화루테늄(RuQ) 등의 전도성 산화물로 구성된 그룹에서 선택된 어느 하나 이상의 물질로 형성하는 것이 바람 작하다.

그리고, 장기 유전체막은 피,지,티(PZT), 납-티타늄 산화물(PbTi(), 납-란탄-티타늄 산화물(PbLaTiQ), 바룜-티타늄 산화물(BaTiQ), 바스무스-티타늄 산화물(BiTi;Q), 스트론튬-바스무스-탄탈륨 산화물(SrBiTa₍Q₃), 비,에스,티(BST : BaSrTiC) 및 에스,티,오(STO : SrTiQ)와 같은 페로프스카이트 구조의 산화물과, 비스무스-티타늄 산화물(BITi;Q) 및 스트론션-며, 소무스-탄탈륨 산화물(SrBiTaQ)로 구성된 그룹에서 선택된 이는 최근로 형성하는 것이 바람직하다.

상기 제1 물질층은 5~500.Q/cm의 면저항을 갖는 물질층으로서, 예중 둘어 폴리실리콘, 텅스텐 실리사이드(WSi), 설리한 나이트라이드(SiN) 및 산화알루미늄(AIO.)으로 구성된 그룹에서 선택된 어느 하나로 형성한다.

그리고, 정기 제1 물질층을 형성한 단계 이후에, 정기 제1 물질층과 배선총 사이의 반응을 방지하기 위하여 장기 제1 분 질층 정에 티타늄(Ti)/ 티타늄 나이트라이드(TiN)의 어중막, 아리튬(Tr) 및 산화이리튬(Tr) 중의 어느 하나를 형성하는 단계를 더 구비할 수 있다.



본 발명에 따르면, 캐패시터의 상부전극 위에 제1 물질총을 삽입함으로써, 상부전극과 총간절연막 사이의 스트레스를 억제하여 소자의 특성을 개선하며, 캐패시터 특성의 열화없이 제1 물질총을 주변회로 영역의 저항총을 형성할 수 있으며, 상부전극과 배선총의 접착특성을 향상시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.

[구조]

제 4 도는 본 발명에 의한 강유전체 캐패시터를 구비하는 반도체 메모리장치를 도시한 단면도이다.

도면 참조부호 40은 반도체기판, 42는 활성영역과 비활성영역을 한정하는 필드산화막, 44는 산화막, 질화막 또는 0N0 구 조의 게이트절연막, 46은 폴리실리콘 또는 폴리사이드 구조의 게이트, 48은 트랜지스터의 드레인(도시되지 않음)과 접속 된 비트라인, 50.64는 총간절연막, 52는 캐퍼시터의 하부전극과 트랜지스터의 소오스(도시되지 않음)를 연결시키는 폴럭, 54는 캐패시터의 하부전극, 56은 강유전체막, 58은 캐패시터의 상부전극, 62a는 반도체 또는 절연체로 이루어진 제1 물질 총, 62b는 반도체 또는 절연체로 이루어진 주변회로 영역의 저항총, 68은 장벽총, 70은 배선총, 그리고 72는 보호막을 나타낸다.

반도체기단 상에 형성된 하부 물질층 상에, 하부전극(54), 강유전체막(56) 및 상부전극(58)을 구비하는 강유전체 캐패시 터가 형성되어 있다. 상기 상부전극(58) 및 하부전극(54)은 백금(Pt), 루테늄(Ru), 이라듐(Ir), 팔라튬(Pd), 오스뮴(0s) 등의 금속과, 산화이라듐(IrQ), 산화백금(platinium oxide), 산화오스뮴(Osmium oxide), 산화인듐(Indium oxide), 인튬 주석산화물(Indium Tin Oxide: ITO) 또는 산화루테늄(RuQ) 등의 전도성 산화물로 구성된 그룹에서 선택된 어느 하나 이 상의 물질로 이루어져 있다.


그리고, 성거 강유전체막(56)은 파.저.티(PZT), 납-티타늄 산화물(PbTif), 납-란부드턴늄 산화물(PbLaTiQ), 바륨-티타늄 산화물(BaTiQ), 비스무소-티타늄 산화물(BiTiQO), 스트론튬-비스무소-탄탈현 건화물(ScBiTaO), 비.에스.티(BST : BaSrTiO) 및 에스.티.오(STO : SrTiQ)등과 같은 페로프스카이트 구조의 산화율과 비스무스-탄탈룡 산화물(BITiQ) 및 스트론튬-비스무스-탄탈룡 산화물(SrBiTaQ)로 구성된 그룹에서 선택된 어느 하다는 하루어져 있다.

상기 상부전곡(58) 상에는 충간절연막과 상부전국의 스트레스를 억제하고 주변화는 연역인 개최층으로 사용할 수 있는 물잘로서, 5~500호/cm의 면저항을 갖는 반도체 또는 절연체로 이루어진 제1 물질층 (25 6년) 및 현성되어 있다. 바람직하게는, 상기 제1 물질층은 폴리실리콘, 텅스텐 실리사이드(WSI)와 같은 반도체인 그는 제 나 변,라이드(SIN) 및 산화알루미늄(ALO)과 같은 절연체로 구성된 그룹에서 선택된 어느 하나로 이루어진다.

상기 제1 물질층(62a, 62b)이 폴리살리콘 또는 실리사이도와 같은 반도체로 형성될 경우 쌀 영역의 상기 배선층(70)과 제1 물질층을 연결시키기 위한 콘택홈이 제1 물질층 표면상에 작접 형성될 수도 있다. 이 때, 쌀 영역의 상기 제1 물질층 (62a)은 배선층과 직접 접촉함으로써 상호 반응이 일어날 수 있는데, 이러한 상호반응을 방지하기 위하여 상기 제1 물질층층(62a)과 배선층(70) 사이의 반응을 방지하기 위하여 도시된 것과 같이 제1 정택한(68)물 는 꾸네하는 것이 바람직하다. 상기 제1 정벽층(68)은 티타늄(Ti)/ 티타늄 나이트라이드(TiN)의 이중의, 연합된(F) 및 건타연합된(IrC) 중의 어느 하나로 이렇어진다.

또한, 및 7 도와 같이, 셀 영역의 상부전국(74)과 제1 물질층(62a) 5년 국, 학 학부가 다 5년 다 5년 물질층의 상호 반응을 방지하기 계환 제2 장벽층(76)을 더 구비할 수도 있다.

본 발명에 의한 강유전체 캐래시터를 구비하는 반도체 메모리장치에 따르면, 강우전한 앤랜브터의 상부전국과 배선총 사 이에, 주변회로 영역의 저항충으로 사용될 수 있을 정도의 비저항을 갖는 변도체 또는 유번보로 구성된 제1 물질충을 구 비함으로써, 상부전국과 충간절연막 사이의 스트레쇼로 인한 소자특성의 열화를 방거화 수 있고, 상기 제1 물질층으로 주



변회로 영역의 저희충을 형성할 수 있다.

កក់ធ្វើគ្នាក់ក្រុមព័ត្ត

[제조방법]

제 5a 도 내지 제 5g 도, 제 6 도 및 제 7도는 본 발명의 바람직한 실시예들에 의한 반도체 에모리장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.

[제 1 실시예]

제 5a 도 내지 제 5g 도는 본 발명의 제1 실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.

제 5a 도는 트랜지스터 및 콘택홀을 형성하는 단계를 도시한다.

이 단계는, 반도체기판을 활성영역과 비활성영역으로 분리하는 소자분리막을 형성하는 공정, 상기 반도체기판의 활성영역에 트랜지스터를 형성하는 공정, 상기 트랜지스터의 드레인과 접속되는 비트라인을 형성하는 공정, 결과물 상에 충간절연막을 형성하는 제4 공정 및 트랜지스터의 소오스와 캐패시터의 하부전국을 연결하는 플럭(plug)을 형성하는 공정으로 진행된다.

상세하게는, 먼저 반도체기판(40) 상에 선택적 산화방법(LOCOS : Local Oxidation of Silicon)과 같은 통상의 소자분리 공정을 적용하여 반도체기판을 활성영역과 비활성영역으로 한정하는 필도산화막(42)을 형성한 후, 게이트절연막(44), 게이트(46) 및 소오소/드레인(도시되지 않음)을 구비하는 토랜지스터를 통상의 방법으로 형성한다. 이어서, 상기 트랜지스터의 드레인과 접촉하는 비트라인(48)을 형성한 후, 결과물 전면에 절연물질을 증착한 다음 평탄화하여 총간절연막(50)을 형성한다. 다음에, 상기 총간절연막(50)을 부분적으로 식각하여 콘택홀을 형성한 후 상기 콘택홀을 도전물질로 채움으로써, 트랜지스터의 소오소와 캐래셔(55) 하부 전곡을 연결하는 플럭(52)을 형성한다.

제 5b 도는 캐페시터의 하부전곡(f4)을 형성하는 단계를 도시한다.


이 단계는, 백금(Pt)계 또는 백문의 산헌물을 충착하여 도정총을 형성하는 공정 및 상기 도전총을 패터닝하는 공정으로 전행된다.

상세하게는, 플럭이 형성된 결과된 설렌 커페시터의 하부전국을 형성하기 위한 도전물질을 100~3,000Å 정도의 두께로 증착하여 도전층을 형성한 다음, 통문의 사진식과 공정을 사용하여 상기 도전층을 패터닝힘으로써 캐페시터의 하부전국 (54)을 형성한다.

상기 캐패시터의 하부전국(54)을 한문하기 위한 꽃질로는 고전도성이면서 내 산회성의 도전물질, 즉 백금(Pt), 루테늄(Ru), 이리튬(Tr), 팔라튬(Pd), , / 원(Os) 등의 금속과, 산화이리튬(Tr), 산화백금(platinium oxide), 산화오스용(Osmium oxide), 산화인듐(Indium oxide), 안원주석산화물(Indium Tin Oxide) 또는 산화루테늄(Ru) 등의 전도성산화물 중의 어느 한 물질 또는 이동 불질의 조합을 사용한다.

상기 전극물질의 중착방법으로는, 김단터형(sputtering) 또는 화학 기상 중착 (Chemical Vapor Deposition : CVD)법을 사용하는 것이 바람직하다. 예할 높은 학급계의 공축의 경우, 상기 금속을 타겟(target)으로 사용하여 상은 ~500℃의 기판온도와 1~10mTorr의 참버(chame)는 급력을 요가하여 이르곤(Ar) 분위기에서 DC 소퍼터링 방법을 사용하여 중착한다. 백금계 금속의 신한물을 사용한 본 ... 백금부 검수을 타겟으로 사용하여 1~10mTorr의 참버압력을 유지하고, 아르곤(Ar) 가스에 5~50%의 산소(C)를 혼합한 무료기에서 BC스퍼터링 또는 반응성 스퍼터링 방법을 사용하여 중착한다. 그리고 CVD 방법을 사용하여 백금(Pt)을 중착하는 경우에는, 백금-핵사플루오르아세팅이세토네이트(Pt-HFA를 백금 소스(source)로 사용하여 100~500℃의 기판온도와 10mTorr 10Torr의 압력하에서 100~1.000sccm의 아르곤(Ar)을 운반가스로 흘려줌으로써 중착할 수 있다.

제 5c 도는 캐패시터의 유전체막(56) 및 성무전극용 도전층(58)을 형성하는 단계를 도시한다.



이 단계는, 제 5b 도의 결과을 상에 강유전체를 증착하여 유전체막을 형성하는 공정 및 생기 유전체막 상에 백공계 또는 백금계 산화물을 중착하여[표전충을 형성하는 공정으로 진행된다.

상세하게는, 캐패시터의 하부전국이 형성된 결과물 상에 PZT와 같은 강유전체를 스퍼터링 또는 CVD 방법으로 증착하여 강유전체막(56)을 형성한 후, 그 위에 상기 하부전국을 형성한 물질, 즉 백금계 또는 백금계 산화물을 상기 하부전국(54)을 형성하는 방법과 동일한 방법으로 증착하여 상부전국용 도전층(58)을 형성한다.

상기 강유전체막(56)을 형성하기 위한 물질로는, 피.지.티(PZT), 납-티타늄 산화물(PbTis), 납-란탄-티타늄 산화물(PbLaTic), 바륨-티타늄 산화물(BaTic), 베스무스-티타늄 산화물(BisTicOs), 스트론튬-베스무스-탄탈륨 산화물(SrBisTasOs), 베.에스.티(BST : BaSrTic), 에스.티.오(STO : SrTicOs)등의 페로브스카이트 구조의 산화물과, 베스무스-티타늄 산화물(BisTicOs) 및 스트론튬-베스무스-탄탈륨 산화물(SrBisTasOs)로 이루어진 그룹에서 선택된 어느 하나를 사용할 수 있다.

예를 들어, 상기 BST를 스퍼터링 방법으로 중착할 경우, BST 소결체 타겟을 이용하여 550~650˚C의 기판온도와 1~10mTorr의 챔버압력을 유지하고, 아르곤(Ar)과 산소(C)가 함유된 분위기에서 중착한다. 그리고, CVD 방법을 이용하여 중착할 경우에는, CVD 소스로서 Ba(DPM), Sr(DPM), Ti(DPM),를 주성분으로 사용하고, 산화가스로는 산소(C)에 이질화산소(NO)이 10~50% 함유된 소스를 운반가스인 아르곤(Ar)에 실어 기판온도 550~800˚C. 챔버압력 0.1~10Torr로 유지된 챔버속으로 흘려줌으로써 중착한다.

현 5d 등 : 정부전국용 도전층(58)을 패터닝하기위한 사진공정 단계를 도시한다.

연 단油는 상기 상부전극층용 <mark>도전층 상에 포토레지스트 패턴을 형성하는 공정 및 상기 상부전곡용 도전층 및 강유전체</mark> 막퇴 (한단당하는 공정으로 진행된다.

한테하는... 상부전국용 도전층(58)이 형성된 결과물 상에 마스크층을 형성하기 위한 물질, 예를 들어 포토레지스트를 (6.5 the 서도의 두께로 스핀-도포(spin coating)한 후, 노광 및 현상 등을 거쳐 주변화로 영역을 오픈(open)시키는 포토 등처소! 대턴(60)을 형성한다.


한名後, 건가 포토레지스토 패턴(60)을 삭각 마스크로 사용하여 주변회로 영역의 상기 상부전국용 도전층(58) 및 강유전 된다(56)로 작각한다. 이 때, 상기 상부전국용 도전층(58)은 습식 또는 건식 식각방법을 사용하여 식각할 수 있다. 예를 들면, 김선식각의 경우에는 왕수를 식각액으로 사용하고, 건식석각의 경우에는 산소가소(約와 염소가소(아)의 혼합가소 毎 49分數 수 있다.

: ···· - 폴리실리콘막(62)을 형성하는 단계를 도시한다.

([[계: 상기 포토레지스트 패턴을 제거하는 공정 및 결과물상에 폴리실리콘을 중착하는 공정으로 진행된다.

성보하게 한 사용되고, 상기 포토레지스트 패턴을 제거하고 세정공정을 거친 다음, 셀 영역 및 주변화로 영역의 결과물 상에 소정의 발표체 解臺, 예를 들어 폴리실리콘을 중착하여 셀 영역에서는 상부전국과 배선층의 접착특성을 개선하기 위한 장벽층으 로 사용되고, 주변화로 영역에서는 저항층으로 사용될 폴리실리콘막(62)을 형성한다.

선거 현 (J)라본막(62)의 두께 및 도핑 농도는, 반도체소자의 설계서 요구되는 위변회로 영역의 면저항(Rs), 예를 돌어. 50 권(m)로 를 정도가 돼도록 적절히 조절한다. 본 발명의 바람직한 실시예에 따르면, 상기 폴리실리콘막의 두께는 100~ 3 000개 첫도가 바람직하고, 이 두께에서 상기한 면저항값을 얻을 수 있도록 폴리실리콘의 도핑농도를 조절한다. 상기 폴 낙설라콘막의 도핑 농도를 조절하는 방법으로는, CVD 공정중 도펀트를 챙버내에 첨가하여 중으로써 도핑농도를 조절하기 1), 도유프되지 않은 폴리실리콘을 중착한 후에 통상의 이온주입 또는 확산을 통해 조절할 수 있다.



상기 폴리실리콘막(62) 대신에 발형스텐 실리사이드(WSi) 또는 티티늄 실리사이드(TiSi)과 같은 교육점금속의 실리사이드 막 또는 실리콘 나이트라이드(SM) 학산회알루미늄(Alo,)막과 같은 절연막을 소정의 저항값을 갖토록 형성할 수 있다.

제 51 도는 충간절연막(64) 및 콘택홈(66)을 형성하는 단계를 도시한다.

이 단계는, 상기 폴리실리콘막을 패터닝하는 공정, 결과물 상에 총간절연막을 형성하는 공정 및 캐패시터의 상부전국과 배선총을 연결하는 콘택홀을 형성하는 공정으로 진행된다.

상세하게는, 통상의 사진식각 공정을 사용하여 상기 폴리실리콘막을 패터닝함으로써, 셀 영역에서는 캐패시터의 상부전극 (58)과 배선층의 접착특성을 좋게 하고, 상부 전국과 충간절연막 사이의 접촉에 의한 스트레스를 억제하는 장벽층(62a)으로 사용되고, 주변화로 영역에서는 소정 저항값을 갖는 저항층(62b)으로 사용될 폴리실리콘막 패턴을 형성한다. 이어서, 상기 결과물 상에 보론-인을 함유하는 실리콘(BPSG), 인을 함유하는 실리콘(Phosporous Silicate Glass; PSG), 실리콘 글래스(Silicon Glass; SG), 스판 온 글래스(Spin On Glass; SOG) 및 도우프되지 않은 실리콘(Undoped Silicate Glass; USG) 중의 어느 한 물질 또는 그 조합을 소정 두께, 예를 들어 2,000~10,000 Å 정도 중착하여 총간절연막(64)을 형성한다.

다음에, 통상의 사진식각 공정을 사용하여 상기 충간절연약(64)을 부분적으로 식각함으로써 셀 영역의 캐패시터의 상부전 극과 배선층을 연결하는 콘택홀(66)을 형성한다. 이 때, 상기 콘택홀(66)은 도시된 바와 같이, 폴리실리콘막(62a)의 표면 이 노출되도록 형성할 수도 있고, 상기 폴리실리콘막(62a)까지 식각하여 폴리실리콘막 하부의 상부전극층(58)의 표면이 노출되도록 형성할 수도 있다.

제 5g 도는 장벽총(68). 배선총(70) 및 보호막(72)을 형성하는 단계를 도시한다.

이 단계는, 상기 콘택홈이 형성된 결과물 상에 장벽층(68)을 형성하는 공정, 결과물 상에 배선 금속을 중착하여 배선층 (70)을 형성하는 공정, 상기 배선층 및 장벽층을 패터닝하는 공정 및 결과물 상에 보호막(72)을 형성하는 공정으로 진행된다.

상세하게는. 콘택홀이 형성된 성기 결과물 상에 티타늄(Ti/ 티타늄 나이트라이드(TiN)의 이중막, 이라튬(Ir) 요는 스챤이리튬(Ir0) 중의 어느 한 물질을 100~1.000Å의 두께로 중착하여 상기 폴리셜리콘막(62a)과 이후에 형성될 배문을 사이의 상호확신을 방지하고, 오막콘택(ohmic contact)을 형성하기 위한 장벽층(68)을 형성한다. 이어서, 결과물 문문 배문 금속, 예를 들어 알루미늄(AI)(70)을 3.000~10.000Å 정도의 두께로 중착한 다음, 통상의 사진식각 긍정을 서울수의 전 강벽층(68) 및 배선층(70)을 패턴당한다. 이어서, 통상의 디램(DRAM) 제조공정을 사용하여 보호막(72) 형성 및 공정을 진행하여 소재를 완성한다.

상기한 본 발명의 제1 실시에에 따르면, 강유전체 캐패사터의 상부전국층 위에 주변화로 영역의 저항층으로 사원을 수 있는 물질층을 삽입함으로써, 상부전국과 총간절연막의 접촉에 의한 스트레스를 억제할 수 있고, 주변화로 영역할 사원한율 캐패시터 형성과 동시에 형성할 수 있으며, 상부전국층과 배선층 사이의 접착특성을 향상시켜 소자의 신뢰성육 환문사랑수 있다.

[제 2 실시예]

제 6 도는 뿐 방망의 제2 실시예에 의한 강유전체 캐패시터를 구비하는 반도체 메모라장치의 제조방법을 여뜨려는 수 한 단면도이다. 된 방명의 제1 실시예와 동일한 물질층에 대해서는 동일한 창조번호를 사용하였다.

본 발명의 제원성도예는 캐패시터의 정부전국과 폴리실리콘막 사이의 성출확산 등의 반응이 성환 경우에 착합한 것으로. 특히 정부전국을 백금(Pt)으로 형성할 경우에 해당된다.

이는, 백공(Pr)으로 이루어진 상부전국총(74) 상에 제1 장벽총을 형성하는 공정, 상기 제1 장벽총 상에 選리살리포츠율 형성하는 공정, 사진공정에 의해 주변회로 영역의 폴리살리콘총을 노출서카는 공정, 및 상기 폴리살리콘총, 제1 장막총



및 상부전극층을 패터닝하는 공정으로 진행된다.

상세하게는, 본 발명의 제1 실시예외 통일한 방법으로 상부전극용 도전층으로 백금(Pt)층(74)을 형정한 후(제 5d 도 참조), 백금(Pt)과 풀리실리콘막(62a)의 반응을 방지하기 위하여 상기 백금층(74) 상에, 백금(Pt)과 풀리실리콘의 반응을 막이주는 물질, 예를 들어 티타늄 나이트라이드(TiN), 이리튬(Ir), 산화이리튬(Ir), 산화루테늄(RuC) 또는 루테늄(Ru) 중의 어느 한 물질을, 예를 들어 스퍼터링 방법으로 100~1,000Å 정도의 두께로 중착함으로써 제1 장벽층(76)을 형성한다. 이후의 폴리실리콘막 형성, 상부전극층 패터닝, 콘택홀 형성공정 및 후속되는 공정은 본 발명의 제1 실시예와 동일한 방법으로 진행되므로, 도시 및 설명을 생략한다.

본 발명의 제2 실시예에 의한 강유전체 캐패시터의 제조방법에 따르면, 강유전체 캐패시터의 상부전극층 위에 폴리실리콘 또는 저항층을 형성하기 위한 물질층을 삽입함은 물론, 상기 물질층과 상부전극층 사이에 상호반응을 방지하기 위한 장벽 총을 형성함으로써, 소자의 신뢰성을 더욱 향상시킬 수 있다.

[제 3 실시예]

제 7 도는 본 발명의 제3 실시예에 의한 강유전체 캐패시터를 구비하는 반도체 메모리장치의 제조방법을 설명하기 위한 단면도이다. 본 발명의 제1 실시예 및 제2 실시예와 동일한 물질층에 대해서는 동일한 창조번호를 사용하였다.

본 발명의 제3 실시에는 정부전국(58)과 배선총(70) 사이에 형성되는 물질흥(78a, 78b)을 형성하는 물질로서 폴리실리콘을 사용하는 대신에 다른 저항체를 사용하는 경우에 적용된다. 이 때, 사용되는 처항체로서는 실리콘산화막(SE), 산화알루미늄(ALO), 또는 실리콘질화막(SiN) 등이며, 이 외의 제조공정은 본 발명의 제1 설시예와 동일한 방법으로 진행되므로 설명을 생략하기로 한다. 다만, 폴리실리콘 대신에 저항체를 사용할 경우에는, 제 7 도에 도시된 바와 같이, 배선총(68, 70)과 상부전국(58)을 연결하기 위한 콘택홀을 형성할 때 저항체까지 식각하여 상부전국(58)의 표면이 노출되도록형성하여야 한다.

상출한 본 발명에 의한 강유전체 캐패시터를 구비하는 반도체 메모려장치 및 그 체조방법에 따르면, <u>캐패시터의 상부전국</u> 위에 반도체총 또는 저항체총을 삽입함으로써, 첫째, 캐패시터의 상부전국과 총관률연약의 접촉에 의해 스트레스가 유발 되는 것을 억제할 수 있고, 둘째, 캐패시터 특성의 열화없이 반도체훈 되는 저한체총을 주변화로 영역의 저항총으로 사용할 수 있다.

셋째, 상부전극과 배선층의 접착특성을 향상시킬 수 있다.


넷째, 상부전국인 백금(Pt)층과 강유전체막 사이의 접착특성을 향상으로 수 있다

본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상단면서 당분 보기 횡상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.

(57) 청구의 범위

청구항 1. <u>발도체기단의 상부에</u> 형성된 하부전극과, 상기 하보전극 가는 가약는 역유전체막 및 상기 강유전체막 상에 <u>형성된 성부전국으로 이루어진 강유전체 개패서터를 포함하는 발수된 기사보다 하는 12명을 기상기 상부전국 상에 형성되고, 상기 성부전극과 충입철연막 사이의 스트레스를 억제하기위한 편1 원칙 및 사기 등 11 물질층상에 형성되고, 콘택홀이 형성된 충입철(막) 및 장기 경고절연막 상에 형성되고, 상기 강요전에 발해되는 1 산부전극과 전기적으로 접속된 배선 충음 구비하는 것을 특징으로 하는 반도체 메모리장치.</u>

청구항 2. 제1항에 있어서, <u>상기 상부전국 및 하부전국은 백금(Pt) - 라타기(Hu), 이리늄(Ti), 팔라튬(Pd), 오스뮴</u> (Os) 등의 금속과, 산화이리튬(TiC), 산화백금(platinium oxide), 산화고 '원(Osmanum oxide), 산화인튬(Indium oxide).



인듐주석산화물(Indium Tin Oxide : ITO) 또는 산회루테늄(RuG) 등의 전도성 산화물로 구성된 그룹에서 전략된 어느 호 나 이상의 물질로 이루어진 것을 특징으로 하는 반호체 메모리장치.

청구항 3. 제 1항에 있어서, 상기 <u>유전체막은 페로프스카이트 구조의 산화물, 비스무스-티타늄 산화물(B.Ti₃01₂) 및 스트론튬-비스무스-탄탈륨 산화물(SrBiTa₂0₂)로 구성된 그룹에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 반도체메모리장치.</u>

청구항 4. 제3항에 있어서, 상기 <u>메로프스카이트 구조의 산화물은 피.지.티(PZT), 납-타타늄 산화물(PbTis), 납-란탄</u>-타타늄 산화물(PbLaTic), 바큠-타타늄 산화물(BaTic), 비스무스-타타늄 산화물(BiJi.O₁₂), 스트론튬-비스무스-탄탈륨 산화물(SrBi_zTa₂O₂), 비.에스.티(BST : BaSrTic) 및 에스.티.오(STO : SrTic)로 구성된 그룹에서 선택된 어느 하나인 것을 특징으로 하는 반도체 메모리장치.

청구항 5. 제1항에 있어서, 상기 제1 물질층은 5~500와cm²의 면저항을 갖는 것을 특징으로 하는 반도체 메모리장치.

청구항 6. 제5항에 있어서, 장기 제1 물질층은 텅스텐 실리사이드(WSI), 실리콘 나이트라이드(SIN) 및 산화알루미늄 (ALO)으로 구성된 그용에서 선택된 여도 하나로 이루어진 것을 특징으로 하는 반도체 메모리장치.

청구항 7. 제 1형의 마면서, 한국 본이 물질층 상에 상기 제1 물질층과 배선층 사이의 반응을 방지하기 위한 제1 장벽 총을 더 구비하는 것을 다쳤으로 하는 반도체 메모리장치.


청구항 8. 제7항에 나는 타는 전을 된다 장벽층은 티타늄(Ti/ 티타늄 나이트라이드(TiN)의 이중막, 이리튬(Tr), 루테늄(Ru), 산화루테늄(RuC) 및 전화라(EPRCTIC) 중의 어느 하나로 이루어진 것을 특징으로 하는 반도체 메모리장치.

청구향 9. 제1항 : - 원전단 마늘러, 상기 상부전국과 제1 물질층 사이에, 상기 상부전국과 제1 물질층의 상호 반응을 방지하기 위한 제, 학병충을 단 패비하는 것을 특징으로 하는 반도체 메모리장치.

청구항 11. 제10한(는 당근처. 성기 상부전국 및 하부전국은 백금(Pt), 루테늄(Ru), 이리튬(Ir), 필라듐(Pd), 오스뮴(Os) 등의 금속과, 산후 보 된(10), 산화백금(platinium oxide), 산화오스뮴(Osmium oxide), 산화인듐(Indium oxide), 인듐주석산화물(Indium Tarkeride), ITO) 또는 산화루테늄(Ru() 등의 전도성 산화물로 구성된 그룹에서 선택된 어느 하나 이상의 물질로 하다 하는 것으로 하는 반도체 메모리장치의 제조방법.

청구황 12. 그 대한 그 그 대한 대전체막은 페로프스카이트 구조의 신화물 비스우스 타라語 신화물(BTIO) 및 스트론語-비스무슨 대한 대한 대한 대한 18년 140)로 구성된 그룹에서 선택된 어느 하나의 형성하는 沙鵄 특징으로 하는 반도 체 메모리장치의 테소막다

청구황 13. 제 12청 a ... 전 . 비로프스카이트 구조의 산화물은 피.지.티(PZT), 납-티타늄 산화물(PbTit), 납-란 틴-티타늄 산화물(PbTit) - 반편 타단병 산화물(BaTiC), 비스무스-티타늄 산화물(BiTitO), 스트용용-비스무스-탄탈륨



산화물(SrBi_zTa_zO_s), 비,에스,티(BST : BaSrTiQ) 및 에스,티,오(STO : SrTiQ)로 구성된 그룹에서 선택된 어느름하나인 것 을 특징으로 하는 반도체 메모리장치의 제조방법(전기 기본)

청구항 14. 제10항에 있어서, 상기 제1 물질층은 5~500 g/cm₂의 면저항을 갖는 물질로 형성되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.

청구항 15. 제14항에 있어서, 상기 제1 물질층은 텅스텐 실리사이드(WSi), 실리콘 나이트라이드(SiN) 및 산화알루미늄(ALO.)으로 구성된 그룹에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.

청구항 16. 제10항에 있어서, 상기 제1 물질총을 형성하는 단계 이후에. 상기 제1 물질총과 배선총 사이의 반응을 방지하기 위한 제1 장벽총을 상기 제1 물질층 상에 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.

청구항 17. 제16항에 있어서, 상기 제1 장벽층은 티타늄(Ti/ 티타늄 나이트라이드(TiN)의 이중막, 이리튬(Ir), 산화이리튬(Ir0), 루테늄(Ru) 및 산화루테늄(Ru0) 중의 어느 하나로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.

청구항 18. 제10항 또는 제16항에 있어서, 상기 제1 물질층을 형성하기 전에, 상기 상부전극과 제1 選요층의 상호 반응을 방지하기 위한 제2 장벽층을 상기 상부전극용 도전층 상에 형성하는 단계를 더 구비하는 것을 특징요로 하는 반도체메모리장치의 제조방법.

청구황 19. 제7항에 있어서, 상기 제1 물질층은 폴리실리콘으로 이루어진 것을 특징으로 하는 반도체 메모리장치.


청구향 20. 제 16항에 있어서, 상기 제1 물질층은 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.

청구황 21. 에모리셀 영역과 주변회로 영역을 포함하는 반도체기판 : 하부전극과, 상기 하부전극 상에 형성된 강유전체막 및 상기 강유전체막 상에 형성된 상부전국으로 이루어진 강유전체 캐패시터를 포함하여 상기 메모리셀 영역에 형성된 복수의 강유전체 메모리셀들 : 상기 강유전체 캐패시터의 상부전극 및 상기 주변회로 영역의 반도체기판 상에 반도체및/또는 절연체로 형성되어, 상기 상부전극과 총간절연막 사이의 스트레스를 억제하고 주변회로 영역의 저항층으로 사용되는 제1 물질층 : 상기 제1 물질층 상에 형성되고, 콘택홀이 형성된 총간절연막 : 및 상기 총간절연막 상에 형성되고, 상기 강유전체 캐패시터의 상부전극과 전기적으로 접속된 배선총을 구비하는 것을 특징으로 하는 반도체 메모리장치.

청구항 22. 제21항에 있어서, 상기 상부전극 및 하부전극은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 팔라듐(Pd), 오스뮴(Os) 등의 금속과, 산화이리듐(Ire), 산화백금(platinium oxide), 산화오스뮴(Osmium oxide), 산회인듕(Indium oxide), 인듐주석산화물(Indium Tin Oxide: ITO) 또는 산화루테늄(Ruc) 등의 전도성 산화물로 구성된 그룹에서 선택된 어느 하나 이상의 물질로 이루어진 것을 특징으로 하는 반도체 메모리장치.

청구항 23. 제21항에 있어서, 상기 유전체막은 페로프스카이트 구조의 산화물, 비스무스-티타늄 요言釋(B.TigO.) 및 스트론통-비스무스-탄탈링 산화물(SrBiTaO)로 구성된 그룹에서 선택된 어느 하나로 이루어짐 것을 위작으로 하는 반도체 에모리장치.

청구항 24. 제23항에 있어서, 정기 페로프스카이트 구조의 산화물은 피.지.티(PZT), 납-티타늄 산화왕(PbTit), 납-란 탄-티타늄 산화물(PbLaTit), 배룡-타타늄 산화물(BaTit), 베스무스-티타늄 산화물(BiTi.O.), 스틱뽄튬-베스무스-탄탈륨 산화물(SrBi,Ta.O.), 베.에스.티(8ST : BaSrTit) 및 에스.티.오(STO : SrTit)로 구성된 그룹에서 선택된 어느 하나인 것



을 특징으로 하는 반도체 메모리장치.

청구항 25. 제21항에 있어서, 상기 제1 물질층은 5~500 €/cm₂의 면저항을 갖는 것을 특징으로 하는 반도체 메모리장 치.

청구항 26. 제25항에 있어서, 상기 제1 물질층은 텅스텐 실리사이드(WSi), 실리콘 나이트라이드(SiN) 및 산화알루미늄(Al₂O₃)으로 구성된 그룹에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 반도체 메모리장치.

청구항 27. 제21항에 있어서, 상기 제1 물질층 상에 상기 제1 물질층과 배선층 사이의 반응을 방지하기 위한 제1 장 벽층을 더 구비하는 것을 특징으로 하는 반도체 메모리장치.


청구항 28. 제27항에 있어서, 상기 제1 장벽층은 티타늄(Ti/ 티타늄 나이트라이드(TiN)의 이중막, 이라튬(Ir), 루테늄(Ru), 산화루테늄(RuQ) 및 산화이리튬(IrO) 중의 어느 하나로 이루어진 것을 특징으로 하는 반도체 메모리장치.

청구항 29. 제21항 또는 제27항에 있어서, 상기 상부전국과 제1 물질층 사이에, 상기 상부전국과 제1 물질층 사이에, 상기 상부전국과 제1 물질층의 상호 반응을 방지하기 위한 제2 장벽층을 더 구비하는 것을 특징으로 하는 반도계 메모리 장치.


청구항 30. 제25항에 있어서, 상기 제1 물질층은 폴리살리콘으로 이루어진 것을 특징으로 하는 반도체 떼모리장치.

도면

도면1




도면2




<u>L</u>			•	18
*	*	4	Ψ	-17
				-16
				14
W	4.	*	ψ-	13
				-12


도*면3a*




*⊊83*b




도연4




도*면5a*





도*면5b*




도면5c









도*면5e*




도면51



도*면5g*



⊊ <u>₽</u>6



도면7

